试看120分钟做受小视频,打开在线看黄色网站导航,日韩欧美福利,久久xx,亚州大毛片视频,日韩在线一区二区三区免费视频,久久er热这里只有精品免费

職位描述：

工作職責(zé)：
負(fù)責(zé)數(shù)字ASIC的驗(yàn)證環(huán)境的搭建和測(cè)試用例的編寫(xiě)，協(xié)調(diào)設(shè)計(jì)師完成驗(yàn)證目標(biāo)。
崗位要求：
1. 2年以上數(shù)字IC驗(yàn)證經(jīng)驗(yàn)。
2. 具備使用隨機(jī)激勵(lì)、功能覆蓋的經(jīng)驗(yàn)；
3. 對(duì)主流設(shè)計(jì)及驗(yàn)證工具及驗(yàn)證方法學(xué)有所了解。
4. 具有良好的團(tuán)隊(duì)協(xié)作精神，情緒穩(wěn)定，有創(chuàng)新和挑戰(zhàn)精神，思維嚴(yán)謹(jǐn)，邏輯推理縝密，學(xué)習(xí)能力強(qiáng)，踏實(shí)勤奮。

職位描述：

崗位職責(zé)：
1、仿真平臺(tái)的搭建和維護(hù)，協(xié)助軟件團(tuán)隊(duì)SDK開(kāi)發(fā)和系統(tǒng)調(diào)試；
2、根據(jù)需求定制驗(yàn)證計(jì)劃，編寫(xiě)驗(yàn)證代碼并調(diào)試，分析驗(yàn)證代碼的覆蓋率分析；
3、負(fù)責(zé)模塊及系統(tǒng)的前仿、后仿、功耗分析及時(shí)序分析，定位并報(bào)告Bug。


崗位要求：
1、電子信息及相關(guān)專業(yè)本科以上學(xué)歷；
2、熟悉UVM等驗(yàn)證方法學(xué)，7年IC驗(yàn)證工作經(jīng)驗(yàn)及以上；
3、熟悉Verilog硬件描述語(yǔ)言，有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，能夠進(jìn)行代碼、功能覆蓋率分析；
4、具有較強(qiáng)的腳本能力，例如tcl、perl、makefile\python、shell等；
5、熟練使用主流的EDA工具；有FGPA驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先；
6、做過(guò)混合仿真，或者有混合仿真的經(jīng)驗(yàn)。

職位描述：

1、負(fù)責(zé)維護(hù)現(xiàn)有的驗(yàn)證環(huán)境，負(fù)責(zé)開(kāi)發(fā)重用性的驗(yàn)證策略，測(cè)試計(jì)劃，測(cè)試樣例的開(kāi)發(fā)； 2、負(fù)責(zé)搭建soc芯片驗(yàn)證環(huán)境，負(fù)責(zé)SOC和IP驗(yàn)證； 3、負(fù)責(zé)開(kāi)發(fā)應(yīng)用樣例，確保soc芯片功能和性能的正確率；4、負(fù)責(zé)覆蓋率驗(yàn)證分析； 5、負(fù)責(zé)撰寫(xiě)芯片測(cè)試計(jì)劃，包括前仿和后仿； 6、負(fù)責(zé)設(shè)計(jì)測(cè)試方案，協(xié)助對(duì)芯片樣片進(jìn)行測(cè)試評(píng)估，確保達(dá)到電路設(shè)計(jì)要求。任職要求：1、電子工程、計(jì)算機(jī)科學(xué)、微電子學(xué)等相關(guān)專業(yè)本科及其以上學(xué)歷，熟練閱讀英文資料能力，5年以上驗(yàn)證工作經(jīng)驗(yàn)，優(yōu)秀的應(yīng)屆生也可申請(qǐng)； 2、熟悉規(guī)格定義到量產(chǎn)完整的SoC芯片的開(kāi)發(fā)流程及相關(guān)EDA工具； 3、熟悉NC-Verilog System Verilog 等開(kāi)發(fā)測(cè)試testbench 和 case 經(jīng)驗(yàn)、熟悉UVM驗(yàn)證方法學(xué)； 4、熟悉測(cè)試覆蓋率、門(mén)級(jí)后仿、 測(cè)試pattern 生成和調(diào)式經(jīng)驗(yàn)； 5、具備一種或幾種腳本語(yǔ)言（TCL/Perl）開(kāi)發(fā)能力，自動(dòng)生成測(cè)試code； 6、具備SOC/MCU、AMBA總線、UART/SPI/I2C等通用低速接口工作經(jīng)驗(yàn)為佳； 7、良好的敬業(yè)、團(tuán)隊(duì)合作精神以及溝通能力，做事踏實(shí)、認(rèn)真、勤懇。 職能類別：IC驗(yàn)證工程師

職位描述：

崗位職責(zé) 1、 負(fù)責(zé)攝像頭控制算法的研究和實(shí)現(xiàn)，包括 PWM 控制、矢量控制、PID 控制等，確保算法的性能和穩(wěn)定性。 2、對(duì)IC廠調(diào)整PID可以進(jìn)行調(diào)整優(yōu)化來(lái)提升產(chǎn)品性能。 3、負(fù)責(zé)攝像頭驅(qū)動(dòng)系統(tǒng)的開(kāi)發(fā)和測(cè)試，包括驅(qū)動(dòng)硬件測(cè)試和軟件調(diào)試等，確保電機(jī)能夠穩(wěn)定、高效地運(yùn)行。 4、參與項(xiàng)目的需求分析和設(shè)計(jì)評(píng)審，能夠提出有價(jià)值的建議和改進(jìn)。 5、撰寫(xiě)攝像頭設(shè)計(jì)和測(cè)試的文檔，包括技術(shù)報(bào)告、方案文檔等。 職位要求： 1、 熟練掌握 C、C 編程語(yǔ)言，具備一定的硬件電路設(shè)計(jì)能力。 2、熟悉手機(jī)攝像頭的工作原理，對(duì)電機(jī)的關(guān)鍵特性有深入的了解。 3、具備良好的溝通能力和團(tuán)隊(duì)合作精神，能夠有效地與團(tuán)隊(duì)成員、客戶進(jìn)行溝通和協(xié)調(diào)。

職位描述：

崗位職責(zé)：
1、仿真平臺(tái)的搭建和維護(hù)，協(xié)助軟件團(tuán)隊(duì)SDK開(kāi)發(fā)和系統(tǒng)調(diào)試；
2、根據(jù)需求定制驗(yàn)證計(jì)劃，編寫(xiě)驗(yàn)證代碼并調(diào)試，分析驗(yàn)證代碼的覆蓋率分析；
3、負(fù)責(zé)模塊及系統(tǒng)的前仿、后仿、功耗分析及時(shí)序分析，定位并報(bào)告Bug。
崗位要求：
1、電子信息及相關(guān)專業(yè)本科以上學(xué)歷7年以上驗(yàn)證工作經(jīng)驗(yàn)；
2、熟悉Verilog硬件描述語(yǔ)言，有較強(qiáng)的驗(yàn)證經(jīng)驗(yàn)，有項(xiàng)目完整的驗(yàn)證經(jīng)驗(yàn)，能夠進(jìn)行代碼、功能覆蓋率分析；
3、熟悉UVM等驗(yàn)證方法學(xué)，有相關(guān)的驗(yàn)證經(jīng)驗(yàn)這優(yōu)先考慮；
4、具有較強(qiáng)的腳本能力，例如tcl、perl、makefile\python、shell等；
5、熟練使用主流的EDA工具；有FGPA驗(yàn)證工作經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)： 1、負(fù)責(zé)汽車(chē)自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語(yǔ)言； 6、熟悉編程語(yǔ)言，如：C，Python，System C； 7、精通腳本編寫(xiě)（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開(kāi)發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書(shū)面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)： 1、負(fù)責(zé)汽車(chē)自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語(yǔ)言； 6、熟悉編程語(yǔ)言，如：C，Python，System C； 7、精通腳本編寫(xiě)（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開(kāi)發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書(shū)面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)

1、參與驗(yàn)證方案制定，根據(jù)features制定驗(yàn)證計(jì)劃；

2、根據(jù)芯片驗(yàn)證計(jì)劃設(shè)計(jì)tests;

3、負(fù)責(zé)執(zhí)行驗(yàn)證計(jì)劃，保證驗(yàn)證工作按計(jì)劃完成；

4、支持其他團(tuán)隊(duì)的test issue debug

5、支持測(cè)試團(tuán)隊(duì)對(duì)部分問(wèn)題的排查和debug工作。

任職要求

1、微電子/計(jì)算機(jī)/電子信息等相關(guān)專業(yè)，本科以上學(xué)歷；

2、熟悉芯片設(shè)計(jì)流程、數(shù)字IC驗(yàn)證流程，并具有流片經(jīng)驗(yàn)；

3、精通Verilog HDL、SystemVerilog、驗(yàn)證UVM方法學(xué)；

4、精通c、c 、python、perl、systmc等常見(jiàn)編程語(yǔ)言；

5、具有較強(qiáng)的解決問(wèn)題能力，以及良好的團(tuán)隊(duì)溝通能力；

6、有存儲(chǔ)管理、cache系統(tǒng)工作經(jīng)驗(yàn)者優(yōu)先；

7、有Risc-V、流處理器相關(guān)工作經(jīng)驗(yàn)者優(yōu)先

職位描述：

崗位職責(zé)：1. 負(fù)責(zé)單元模塊的驗(yàn)證平臺(tái)的搭建和維護(hù);2. 編寫(xiě)項(xiàng)目的驗(yàn)證需求、驗(yàn)證規(guī)程、驗(yàn)證用例、驗(yàn)證報(bào)告;3. 負(fù)責(zé)驗(yàn)證模型開(kāi)發(fā); 4. 負(fù)責(zé) RTL 及門(mén)級(jí)驗(yàn)證、模塊及系統(tǒng)驗(yàn)證;5. 分析設(shè)計(jì)問(wèn)題和覆蓋率報(bào)告，幫助設(shè)計(jì)人員定位和修復(fù)設(shè)計(jì)問(wèn)題;6. 負(fù)責(zé)同硬件、軟件工程師、IC 設(shè)計(jì)工程師完成 FPGA 原型驗(yàn)證。條件要求：1. 本科及以上學(xué)歷，通信、電子、微電子和集成電路等相關(guān)專業(yè);2. 熟悉數(shù)字電路設(shè)計(jì)流程，具有扎實(shí)的計(jì)算機(jī)科學(xué)和IC驗(yàn)證理論知識(shí)，有兩年及以上的驗(yàn)證工作經(jīng)驗(yàn);3.掌握C/C 、Verilog、System Verilog 等語(yǔ)言，熟悉perl、tcl、shell、python等腳本語(yǔ)言的一種或多種:4. 熟悉常用 EDA 工具的使用，熟悉并掌握 UVM 驗(yàn)證方法學(xué)。5. 有良好的團(tuán)隊(duì)合作精神，善于溝通，有責(zé)任心和上進(jìn)心。 職能類別：IC驗(yàn)證工程師 關(guān)鍵字：電子微電子c 通信驗(yàn)證perlrtluvm驗(yàn)證ic驗(yàn)證shell

職位描述：

崗位職責(zé)：
1.根據(jù)設(shè)計(jì)規(guī)范完成驗(yàn)證方案的制定；
2.負(fù)責(zé)UVM驗(yàn)證或FPGA驗(yàn)證工作，負(fù)責(zé)模塊級(jí)或者系統(tǒng)級(jí)的仿真環(huán)境搭建；
3.負(fù)責(zé)芯片級(jí)/模塊級(jí)驗(yàn)證工作,根據(jù)design spec, 完成模塊或者系統(tǒng)驗(yàn)證所需要的test pattern, 與相關(guān)子系統(tǒng)設(shè)計(jì)工程師進(jìn)行review；
4.指導(dǎo)完成測(cè)試平臺(tái)，測(cè)試向量以及仿真模型的設(shè)計(jì)；
5.負(fù)責(zé)各種仿真指標(biāo)的分析；
6.負(fù)責(zé)完成相應(yīng)的文檔工作。
崗位要求：
1.大學(xué)本科以上學(xué)歷；
2.集成電路、微電子、電子工程等相關(guān)專業(yè)；
3.掌握Verilog代碼編寫(xiě)、形式驗(yàn)證等，掌握UVM等驗(yàn)證方法學(xué)。
4.具備verilog設(shè)計(jì)仿真及調(diào)試，具備perl,shell等腳本能力，可以獨(dú)立搭建模塊級(jí)或系統(tǒng)級(jí)驗(yàn)證環(huán)境。
5.較強(qiáng)的專業(yè)技能的學(xué)習(xí)應(yīng)用能力、較強(qiáng)的執(zhí)行力。
6.良好的團(tuán)隊(duì)指導(dǎo)、工作態(tài)度、溝通能力和團(tuán)隊(duì)協(xié)作能力。

職位描述：

崗位職責(zé)： 1、負(fù)責(zé)汽車(chē)自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語(yǔ)言； 6、熟悉編程語(yǔ)言，如：C，Python，System C； 7、精通腳本編寫(xiě)（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開(kāi)發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書(shū)面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。

職位描述：

崗位職責(zé)： 1.負(fù)責(zé)芯片頂層或IP集成驗(yàn)證 2.與設(shè)計(jì)人員共同制定驗(yàn)證規(guī)格和測(cè)試計(jì)劃，并搭建基于UVM的驗(yàn)證平臺(tái) 3.執(zhí)行驗(yàn)證計(jì)劃，編寫(xiě)測(cè)試用例，開(kāi)展遞歸測(cè)試，完成問(wèn)題的調(diào)試和修復(fù) 4.負(fù)責(zé)覆蓋率收斂，并設(shè)計(jì)和編寫(xiě)測(cè)試用例完成signoff前的cross-check 5.開(kāi)展門(mén)級(jí)功能和時(shí)序仿真 6.為芯片的bringup提供支持 職位要求： 1.4-6年IC驗(yàn)證經(jīng)驗(yàn)，微電子、計(jì)算機(jī)、通信等相關(guān)專業(yè)，碩士及以上學(xué)歷 2.熟悉IC驗(yàn)證流程，具備豐富的IP/SOC驗(yàn)證以及成功流片的經(jīng)驗(yàn) 3.熟悉SystemVerilog和UVM驗(yàn)證方法學(xué) 4.熟悉AXI/APB/AHB等總線協(xié)議 5.熟悉時(shí)鐘、復(fù)位以及低功耗驗(yàn)證 6.熟悉門(mén)級(jí)仿真 7.能夠識(shí)別項(xiàng)目風(fēng)險(xiǎn)點(diǎn)，具備團(tuán)隊(duì)協(xié)作精神，思路清晰，愛(ài)鉆研，具備抗壓能力

職位描述：

工作職責(zé)： 1、熟練分析待驗(yàn)?zāi)繕?biāo)，提取驗(yàn)證向量； 2、負(fù)責(zé)開(kāi)發(fā)包括模塊級(jí)和系統(tǒng)級(jí)驗(yàn)證環(huán)境，驗(yàn)證腳本工具，并維護(hù)驗(yàn)證流程； 3、與設(shè)計(jì)工程師緊密合作，理解模塊及芯片設(shè)計(jì)規(guī)格，能夠帶領(lǐng)其他工程師完成項(xiàng)目驗(yàn)證工作； 4、測(cè)試平臺(tái)開(kāi)發(fā)，基于高級(jí)硬件語(yǔ)言如SystemVerilog的直接測(cè)試案例和隨機(jī)化測(cè)試案例設(shè)計(jì)及功能覆蓋率生成； 5、能夠協(xié)同設(shè)計(jì)和固件工程師進(jìn)行FPGA平臺(tái)驗(yàn)證調(diào)試,并能將先進(jìn)驗(yàn)證方法應(yīng)用于項(xiàng)目驗(yàn)證。 任職要求： 1、碩士及以上學(xué)歷，計(jì)算機(jī)科學(xué)或電子工程相關(guān)專業(yè)； 2、集成電路驗(yàn)證工作經(jīng)驗(yàn)； 3、富有事業(yè)心和良好的團(tuán)隊(duì)協(xié)作能力； 4、熟悉ASIC設(shè)計(jì)流程，對(duì)UVM驗(yàn)證方法學(xué)有較深的理解; 5、有SOC，深度學(xué)習(xí)，視頻編解碼或圖形圖像處理模塊驗(yàn)證經(jīng)驗(yàn)者優(yōu)先 6、溝通表達(dá)能力良好，能夠高質(zhì)量撰寫(xiě)各類工作報(bào)告

職位描述：

崗位職責(zé)：1、 ASIC到FPGA的修改和集成2、 編寫(xiě)測(cè)試用例以驗(yàn)證FPGA SOC原型3、 使用Synopsys、Xilinx工具進(jìn)行FPGA/EMU合成、分區(qū)和仿真4、 FPGA原型系統(tǒng)調(diào)試與實(shí)現(xiàn)5、 任務(wù)自動(dòng)化的腳本工作6、 支持FPGA仿真、實(shí)驗(yàn)室驗(yàn)證和調(diào)試；任職資格：1、 電氣/電子工程學(xué)士，理學(xué)碩士?jī)?yōu)先；2、 3-5年的專業(yè)經(jīng)驗(yàn)；3、 熟悉FPGA經(jīng)驗(yàn)，包括實(shí)現(xiàn)、合成（Synplify）、定時(shí)關(guān)閉（維瓦多/ISE）4、 熟悉典型的FPGA/EMU改進(jìn)平臺(tái)，如Xilinx、Altera、Haps、Palladium等5、 具有無(wú)線網(wǎng)絡(luò)協(xié)議、無(wú)線通信和音頻處理方面的經(jīng)驗(yàn)和知識(shí)6、 有FPGA PCB或嵌入式軟件經(jīng)驗(yàn)者優(yōu)先；7、 有高速接口（如PCIE和DDR）方面的經(jīng)驗(yàn)和知識(shí)者優(yōu)先；8、 有SOC設(shè)計(jì)和外圍設(shè)備設(shè)計(jì)經(jīng)驗(yàn)和知識(shí)，如AHB、APB、UART、I2C、I3C優(yōu)先9、 有自動(dòng)代碼生成和Perl、Python和Unix Shell經(jīng)驗(yàn)者優(yōu)先。職位亮點(diǎn)：國(guó)內(nèi)高端芯片企業(yè)，專注技術(shù)研發(fā)

職位描述：

崗位職責(zé)： 1、負(fù)責(zé)汽車(chē)自動(dòng)駕駛和數(shù)據(jù)中心人工智能芯片驗(yàn)證； 2、參與頂層或模塊的驗(yàn)證環(huán)境構(gòu)建，確保達(dá)到包括延遲、性能、功耗的驗(yàn)證目標(biāo)。驗(yàn)證環(huán)境涉及多核CPU、GPU或者AI處理器等； 3、與驗(yàn)證團(tuán)隊(duì)密切合作，制定驗(yàn)證方案，計(jì)劃并執(zhí)行； 4、從產(chǎn)品定義到流片后系統(tǒng)級(jí)驗(yàn)證，與設(shè)計(jì)和軟件人員合作，確保芯片成功達(dá)到設(shè)計(jì)要求； 5、流片后參與系統(tǒng)級(jí)調(diào)試和功能驗(yàn)證。 任職要求： 1、年齡28-40歲，全日制本科及以上學(xué)歷，計(jì)算機(jī)，電子等相關(guān)專業(yè)； 2、對(duì)芯片驗(yàn)證、IP驗(yàn)證、大規(guī)模SOC系統(tǒng)驗(yàn)證有豐富的經(jīng)驗(yàn)，具有多顆芯片成功流片經(jīng)驗(yàn)； 3、精通復(fù)雜SOC和NOC網(wǎng)絡(luò)互聯(lián)技術(shù)驗(yàn)證（上面強(qiáng)調(diào)的是網(wǎng)絡(luò)芯片和普通芯片的異構(gòu)）； 4、了解各種存儲(chǔ)系統(tǒng)（DDR, Caches, Coherency）和系統(tǒng)級(jí)QOS； 5、精通UVM驗(yàn)證流程以及Verilog/System Verilog語(yǔ)言； 6、熟悉編程語(yǔ)言，如：C，Python，System C； 7、精通腳本編寫(xiě)（Bash，Python，Perl）和Regression驗(yàn)證方法和工具（Jenkins等）； 8、有能力開(kāi)發(fā)復(fù)雜驗(yàn)證環(huán)境； 9、精通Functional and Code Coverage； 10、精通X-Prop，Random Initial； 11、精通Emulator； 12、優(yōu)秀的書(shū)面和口頭交流能力。 具有以下經(jīng)驗(yàn)者優(yōu)先： 1、具有ARM CPU以及相關(guān)外設(shè)驗(yàn)證經(jīng)驗(yàn)； 2、具有視頻編解碼和以太網(wǎng)驗(yàn)證經(jīng)驗(yàn)； 3、芯片功能安全性和可靠性經(jīng)驗(yàn)； 4、QOS驗(yàn)證經(jīng)驗(yàn)； 5、機(jī)器學(xué)習(xí)和AI加速器經(jīng)驗(yàn)； 6、主流SOC接口IP和協(xié)議，Ethernet, CSI-2/3，芯片間互聯(lián)技術(shù)，DDR,NOR/NAND flash，EMMC，NVMe等； 7、芯片安全啟動(dòng)和加密相關(guān)設(shè)計(jì)經(jīng)驗(yàn)； 8、了解ISO26262經(jīng)驗(yàn)者優(yōu)先。